⑩ 日本 国 特 許 庁(JP)

⑩ 特 許 出 願 公 開

② 公開特許公報(A) 平2-246089

Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)10月1日

G 11 C 11/409

8522-5B G 11 C 11/34

353 A

審査請求 未請求 請求項の数 20 (全22頁)

会発明の名称 半導体集積回路

②特 願 平1-66175

❷出 願 平1(1989)3月20日

⑩発 明 者 久 米 英 治

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

⑩発明者 田 中 均

東京都小平市上水本町5丁目20番1号 日立超エル・エ

ス・アイ・エンジニアリング株式会社内

⑪出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

⑪出 願 人 日立超エル・エス・ア イ・エンジニアリング 東京都小平市上水本町5丁目20番1号

株式会社

四代 理 人 弁理士 小川 勝男

外1名

最終頁に続く

明 粗 想

発明の名称
 半導体集積回路

- 2. 特許請求の範囲
 - 1. 複数の電圧振幅を有する回路において、少なくとも2種類以上の、それぞれ異なるしきい値電圧を有し、電圧振幅の低い回路に、しきい値電圧の低いトランジスタを用いたことを特徴とする半導体集積回路。
 - 2. ダイナミック・ランダム・アクセス・メモリ (DRAM) において、少なくとも信号検知回路(センスアンプ) に、しきい値電圧の低い MOSトランジスタを用いたことを特徴とする 特許請求の範囲第1項記載の半導体集積回路。
 - 3. 複数の電圧振幅を有する回路において、電圧 振幅の低い回路を構成するトランジスタのゲー トとソース(ドレイン)間の電圧が該振幅以上 になる期間を回路の動作期間中に有することを 特徴とする半導体集積回路。
 - 4.特許請求の範囲第3項記載の半導体集積回路

- において、ゲートとソース (ドレイン) 間の電 圧は、静的な回路動作によって該摄幅以上にす ることを特徴とする半導体集積回路。
- 5. 特許請求の範囲第4項記載の半導体集積回路 において、静的な回路動作は、CMOSトラン ジスタによって行うことを特徴とする半導体集 籍回路。
- 6. 特許請求の範囲第5項記載の半導体集積回路において、CMOSトランジスタは、少なくとも2段以上のインバータで構成し、初段側のインバータの電源側の電圧と接地側の電圧の差を、後段傾のインバータの電源側の電圧の差より大きくし、後段側のインバータの出力振幅を、初段側のインバータの出力振幅を、初段側のインドータの出力振幅にしたことを特徴とする半導体集積回路。
- 7. ダイナミック・ランダム・アクセス・メモリ (DRAM) において、信号検知回路(センス アンプ)の動作開始時の共通駆動線の電圧振幅 を信号出力線(データ線)の電圧振幅より大き

特開平2-246089(2)

くしたことを特徴とする半導体集積回路。

- 8. ダイナミック・ランダム・アクセス・メモリ (DRAM)において、信号検知回路(センスアンプ)の共通駆動線にブースト容量を有し、信号検知回路の動作開始時に共通駆動線をブーストし、動作開始時の共通駆動線の電圧振幅より大きく 信号出力線(データ線)の電圧振幅より大きくしたことを特徴とする半導体集積回路。
- 9. ダイナミック・ランダム・アクセス・メモリ (DRAM)において、信号検知回路(センス アンプ)の共通駆動線に、少なくとも2種類と 上の、それぞれ異なる電圧値を有する電源をス イッチを介して接続し、上記スイッチを切り機 えることにより、動作開始時の共通駆動線の電 圧振幅を信号出力線(データ線)の電圧振幅よ リ大きくしたことを特徴とする半導体集積回路。
- 10.特許請求の範囲第9項記載の半導体集積回路において、上記、2種類以上の電源の少なくともひとつは、信号出力線(データ線)の電圧の最大値または最小値を与えることを特徴とす

- る半導体集積回路。
- 11. ダイナミック・ランダム・アクセス・メモリ (DRAM) において、信号検知回路 (センスアンプ) の共通駆動線および信号出力線 (データ線) の待機時 (プリチャージ時) の電圧に、チップ外部の電源電圧に依存しないチップ内部で発生させた電源を用いたことを特徴とする半導体集積回路。
- 1 2 ・特許請求の範囲第11項記載の半導体集積 回路において、上記、チップ内部の電源の電圧 値は、チップ外部の電源電圧がある電圧以上の とき、信号出力線(データ線)の最大電圧と最 小電圧のほぼ中間値となり、チップ外部の電源 電圧が該電圧以下のときには、信号出力線(デ ータ線)の最大電圧(あるいは最小電圧)との 差が一定になるようにしたことを特徴とする半 導体集積回路。
- 13. ダイナミック・ランダム・アクセス・メモリ (DRAM) において、信号検知回路 (センスアンプ) の動作開始時に信号出力線 (データ
- 線)の電圧をレベルシフトし、信号検知回路のトランジスタのゲートとソース (ドレイン) 間の電圧の絶対値を実効的に上昇させたことを特徴とする半導体集積回路。
- 14. 特許請求の範囲第13項記載の半導体集積 回路において、上記、信号出力線(データ線) の電圧は、昇圧用トランジスタあるいはブース ト容量によって、節的あるいは動的に上昇させ たことを特徴とする半導体集積回路。
- 15. ダイナミック・ランダム・アクセス・メモリ (DRAM) において、信号検知回路 (センスアンプ) に、しきい値電圧の低いMOSトランジスタを用いたことを特徴とする特許請求の範囲第7項、第8項、第9項、第10項、第11項、第12項、第13項、第14項のいずれかに記載の半導体集積回路。
- 16. ダイナミック・ランダム・アクセス・メモリ (DRAM) において、信号検知回路に信号 出力線(データ線)よりも高い電圧振幅で動作 するセンスアンプと信号出力線(データ線)と

- 同じ電圧振幅で動作するインバータを備えたことを特長とする半導体集積回路。
- 17. 半導体集積回路において、その信号検知回路のトランジスタのしきい電圧をその動作に応じて変化させる手段を設けたことを特長とする 半導体集積回路。
- 18. 特許請求の範囲第17項に記載の半導体集 稜回路において、しきい値電圧は、動的な回路 動作により変化させたことを特長とする半導体 歩辞回路
- 20. 特許請求の範囲第17項,第18項,第 19項のいずれかに記載の半導体集積回路において、信号検知回路のトランジスタのしきい電 圧変更手段は基板電圧変更手段であることを特 長とする半導体集積回路。
- 3. 発明の詳細な説明

特開平2-246089(3)

【産業上の利用分野】

本発明は、高速かつ低消費電力で動作する高集積の半導体集積回路に関する。

【従来の技術】

ULSIを代表するものにDRAM(ダイナミッ

内の雑音が小さい、(3)データ線の充放な時間 が短いためサイクル時間の高速化が可能な点であ る。ところが、メモリの高集積化とともに、デー タ線の信号振幅を減らすと、従来のLSIでは信 号振幅に関係なく1種類のMOS-FETにより 回路を構成していたため、その振幅がセンスアン プのMOS-FETのしきい値電圧の近傍になる と回路が誤動作を起こしたり、速度性能が著しく 損なわれるという問題があった。したがって、せ っかく信号振幅を半分に減らしても、動作電圧の 下限がVDDプリチャージ方式の2倍程度になり、 その低消費電力の優位性を享受できなくなる。以 上は、DRAMの場合の1例であるが、その他、 從来の論理LSIにおいても、その信号扱幅の下 限は、MOS-FETのしきい値電圧により制限 されるため、高速かつ超低消費電力のULSIを 実現できないという問題があった。

【発明が解決しようとする課題】

このように、従来の技術においては、MOS-FETの奏子特性がDRAMをはじめとする

ク・ランダム・アクセス・メモリ) がある。 DRAMの消費電力低減のためには、その電力消 **費の約半分を占めるデータ線充放電電力の低級が** 重要である。 従来、 DRAMの低電力化について は、エヌ・シー・ルー アンド エッチ・エッチ ・チャオ, "ハーフ ブイデーデー ピットライ ン センシング イン シーモス デーラム"ア イー イー イー ジェイ、ソリッド ステ ート サーキット, ヴォル・エスシー19, 451~454頁, 1984年 (N.C.Lu and H.H.Chao, "Half-VDD bit-Line sensing scheme in CMOS DRAM's " IEEE J. Solid - State Circuits. Vol. S C-19, pp. 451~454, 1984.) に論じられている。この、ハーフVDDプリチャ - ジ方式の特徴は、VDDプリチャージ方式 (詳細は特開昭51-74535, USP 3514765等に記載)に比べて、データ線の 信号振幅を半分にしているため、 (1) 1サイク ルの消費電荷が半分でよい、 (2) メモリアレー

ULSIの低消費電力化の下限を規定するという問題があり、電池動作や電池パックアップ用の機器で求められる高速かつ低消費電力のULSIを供することができないという問題があった。

本発明の目的は、このような従来の問題を改善 し、高速かつ低消費電力で、電池動作あるいは電 池バックアップが可能な半導体集積回路を提供す ることにある。

【課題を解決するための手段】

上記目的は、消費電力を規定する主たる回路ブロックの信号振幅および該回路ブロックを構成するMOSーFETのしきい値電圧を下げること、あるいは、該回路ブロックを構成するMOSーFETのゲートとソース(ドレイン)間の電圧もしくはドレインとソース間の電圧を動的もしくは節的に該MOSーFETのしきい値電圧を十分上回る大きな電圧値で駆動することにより違成される。

【作 用】

上記手段によって、主たる回路の倡号振幅のみ

特開平2-246089(4)

を低下させることができ、高速化と低消費電力化 を同時に達成するULSIを供することができる ようになる。

【実施例】

以下、本発明の実施例を図面により詳細に説明する。なお、以下の実施例ではDRAMに本発明を適用した例について説明するが、ダイナミック、スタティックなどのランダムアクセスメモリーススティックなどのランダムアクリーとより、あるらにはマイクロコンピュータのようにはどの、いずれの得たランジスタ、MOS型トランジスタオを用いた、例えば、GaAs型のトランジスタなどのいずれでもよい。

第1図は、本発明の第1の実施例である。第1図(a)は本実施例の回路構成である。この回路は従来のセンスアンプに、しきい値電圧Vthの低い低VthMOSトランジスタ(Q1', Q2',

電圧の近傍になるため、センスアンプのトランジ スタが十分オンせず、データ線の信号銀圧を十分 増幅できなくなる。これ以降のデータ線の動作は、 従来のDRAMと同様である。第1図(a')は、 データ線を通常の電圧振幅 (例えば1.5 V) で 動作させた場合を示している。この場合、本発明 のセンスアンプを用いたことによって、データ線 の充放電速度が多少速くなる。第1図(b)は、 本実施例の効果を示したものである。VDLmin はセンスアンプが動作限界となる時のデータ線充 電電圧である。IDSmaxは、64メガビット **DRAMを想定し(Q1, Q2, Q3, Q4:W** $/L = 2 \mu m / 0.5 \mu m$, $t \rightarrow x r \rightarrow r$ 16000個動作)、センスアンプのゲートとソ -ス(ドレイン)間の電圧を0Vにしたときに、 全てのセンスアンプのドレインとソース間に流れ る電流の和である。MOSトランジスタのゲート とソース(ドレイン)間の電圧を07にしたとき に、ドレインとソース間に流れる電流については、 R.M.SWANSON and J.D.MEINDL,

Q3', Q4')を用いたものである。この回路 のデータ線を低い電圧振幅(1.0 V)で動作さ せた場合について、第1図(a")の動作波形で 説明する。ワード線WOの電圧をVSS(OV) **からVDH(1.5 V)にすると、蓄積容量CS** に遊えられた情報がデータ線Dに読出される。次 に、PIPをVDL (1.0V) からVSS (OV), PINEVSS (OV) bbVDL (1.0 V) にすると、センスアンプ駆動用トラ ンジスタQP,QNがオンし、センスアンプ駆動 線CSPがHVC (0.5V) からVDL (1.0 V) K, CSNがHVC (0.5 V) からVSS (OV) に変化する。このとき、本発明のセンス アンプは、しきい値電圧の低いトランジスタ (Q1', Q2', Q3', Q4') を用いているた め、ゲートとソース(ドレイン)間の電圧がしき い値電圧を十分上回り、センスアンプのトランジ スタが十分オンし、データ線の信号電圧を十分増 幅できる。ところが、従来のセンスアンプでは、 ゲートとソース (ドレイン) 間の電圧がしきい値

"Ion - Implanted Complementary M:OS Transistors in Low-Voltage Circuits", I E E E J. Solid - State Circuits, Vol. S C-7, No. 2, pp. 146~153. April 1972に詳述されている。VTOは、 MOSトランジスタのゲートとソース間の電圧 VGSとドレインとソース間の電流の平方根 √ I D の関係を √ I D = A · V G S + B と簡単化 し仮定したときに、√ID=0となるときの VGSの値である。第1図(c)および(d)に、 VTOとトランジスタのチャネル長Lgの関係の 1 例を示す。本実施例のセンスアンプ (Q1', Q 2', Q 3', Q 4') は低 V th M O S トランジ スタ、他の回路は標準VthMOSトランジスタ、 従来のセンスアンプ (Q1, Q2, Q3, Q4) は高∨thMOSトランジスタである。このように、 センスアンプにチャネル長Lgの大きなトランジ スタ($Lg=0.5\mu m$)を用いるのは、Lg o加工バラツキによって、センスアンプのトランジ スタのしきい値電圧がばらつき、センスアンプの

特開平2-246089 (5)

感度が低下するのを防止するためである。センス アンプ以外のトランジスタは、高い駆動能力を得 るため Lgの小さな値 (例えば 0,3 μm) を用 いる。本実施例の動作が従来と異なる点は、 VDLが1.0V程度の低電圧になったときであ る。例えば、第1図(c)および(d)に示す高 VthMOSトランジスタ(VTO=0.5V)を センスアンプに用いる従来方式の場合、第1図 (b) に示すように、VDLが1.2 Vでセンス アンプが動作しなくなる(VTOのワースト値が 0.6 V) 。 本実施例の低 V th M O S トランジス g(VTO=0.3V)をセンスアンプに用いた **場合、VDLが1.2 Vでもセンスアンプは充分** 動作可能となる・これは、センスアンプのゲート とソース (ドレイン) 間の電圧 0.6 Vに対して、 VTOが 0.4 V(ワースト値)と充分低いため である。本実施例では、VDL> 0.8 Vまで動 作可能である。このとき、センスアンプのドレイ ンとソース間に流れる電流IDSmaxは100 μA(センスアンプ16000個動作)程度で、

データ線の充電電流に比べ充分無視できる値であ リ問題ない。第1図(c)および(d)に示すよ うな低VthMOSトランジスタは、センスアンプ 部をマスクし、イオン注入量を変えることによっ て作る。センスアンプ以外でも、トランジスタの ドレインとソース間が低電圧となる部分(例えば、 メモリアレーをシェアードする場合の入出力線の 切り換え用トランジスタ)に低VthMOSトラン ジスタを用いることによって、センスアンプの低 電圧動作と同様の効果を得ることが出来る。低 VthMOSトランジスタの代わりにディブレッシ ョン型のMOSトランジスタを用いても上記同様 の効果を得ることができる。この場合、センスア ンプを駆動しないプリチャージ時には、センスア ンプのNチャネルMOSトランジスタの基板電位 を低くして(PチャネルMOSトランジスタの基 板電位は高くして)、データ線間に電流が流れな いようにする。このように、本実施例によれば、 より低い電源電圧でも、速度性能を著しく損なう ことなく動作するメモリ回路を提供できる。また、

センスアンプに限らず、回路の用途に応じて使いわけることによって高速かつ低消費電力のLSIを提供できる。さらには、メモリに限らず、論理LSIなどの他のLSIにおいても(例えば、パスゲートなど)、より低い電圧で動作するLSIを提供できる。

第3図は、本発明の第2および第3の実施例である。第3図(a)は第2の実施例の回路構成である。この回路は従来のセンスアンプ駆動用トランジスタを各々2個並列に接続し(QP1、QP2、QN1、QN2)、センスアンプ駆動線CSP、CBNにブースト容量CBP、CBNを付加している。センスアンプを構成するPチャネルMOSトランジスタQ3、Q4、の基板電位である。この回路の動作を第3図(b)の動作波形で説明する。ワード線WOの電圧をVSS(OV)からVDH(1.5 V)にすると、複積容量CSに遊えられた情報がデータ線Dに説出される。次に、P1PをVSS(OV)からVDH(1.5

V), PINEVDL (1.0V) からVDB (-0.5 V) にすると、センスアンプ駆動用ト ランジスタQP1, QN1がオンし、センスアン プ駆動線CSPがHVC(0.5V)からVDL (1.0 V) K, CSN MH VC (0.5 V) から VSS (OV) に変化する。次に、PBPを VSS (OV) からVDL (1.0V) に、 PBN&VDL (1.0V) からVSS (0V) にすると、センスアンプ駆動線はブーストされ、 CSPがVDL (1.0 V) からVDH (1.5 V) 程度に、CSNがVSS(OV)からVDB (-0.5 V) 程度に変化する。このとき、 P1P&VDH (1.5 V) からVSS (0 V) 、 P1N&VDB (-0.5V) からVDL (1.0 V)にすることにより、センスアンプ駆動線に注 入された電荷が、センスアンプ駆動用トランジス タを通して放電することがない。これによって、 センスアンプを構成するトランジスタ(Q1。 Q2, Q3, Q4) OV- Y- X (VV- X)間の低圧をVDL/2+0.5 V程度にできるた

特開平2-246089(6)

め、センスアンプが充分オンし、データ線D, D をVDL (1.0 V), VSS (0 V) に増幅で きる。センスアンプ駆動線のブースト後に、 P2P&VSS (0V) からVDH (1.5V)、 P2N&VDL (1.0V) からVDB (-0.5 V)にし、センスアンプ駆動用トランジスタ QP2,QN2をオンさせて、センスアンプの増 幅が充分に行なえるようにする。これ以降のデー タ線の動作は、従来と同様である。第3図 (b) に示す程度のブースト電圧を得るためには、ブー スト容量CBP、CBNを150pF程度にすれ ばよい(センスアンプ駆動線にデータ線容量が約 300fFのセンスアンプが1000個つながる と仮定)。各端子の電圧値は第3回(b)のとお りでなくてもよく、センスアンプ駆動線CSPと CSN間の電圧扱幅がデータ線DとD間の電圧扱 幅より大きければよい。 VDHの電圧は、VDL を昇圧して発生させても、外部電源を降圧して発 生させてもよい。CSPのみ、あるいはCSNの みのブーストでもよい。VDL配線にブースト用

コンデンサCBPを設け、VDLをブーストして もよい。このとき、センスアンプ駆動用トランジ スタQP1、QP2の基板電位は、VDLと同電 位にする。センスアンプ艇動用トランジスタ QP1, QP2, QN1, QN2 はPチャネル MOSトランジスタでも、NチャネルMOSトラ ンジスタでも、パイポーラトランジスタでもよく、 センスアンプ駆動線の電位がCSP側でHVCか らVDL、CSN側でHVCからVSSになれば よい。センスアンプ駆動線をブーストするときに、 各トランジスタの基板電位が順パイアスにならな いようにすることによって、ラッチアップ等を防 止できる。センスアンプQ3,Q4の基板電位を センスアンプ駆動線CSPと同電位にするかセン スアンプQ1,Q2の基板電位をセンスアンプ駆 動線CSNと同電位にすることにより、基板効果 によるしきい値電圧の上昇を防止できるため、セ ンスアンプの動作をさらに改善できる。センスア ンプの基板電位をセンスアンプ駆動線と同電位に するには、基板の3重ウエル構造を用いればよい

基板の3重ウエル構造については、特開昭62-119958に明記されている。センスアンプ
(Q1,Q2,Q3,Q4)に、第1の実施例の
低 V th MOSトランジスタを用いるを2。この後にのようとに低電圧で動作させる。ことができる。このように低電圧で動作されば、より低い動作する。ほどであり、強度性能を提供できる。センスアンプに限るでは、なりに吸いに応じて、おけることには、よりに吸いで動作するし、より低い電圧で動作するし、より低い電圧で動作するし、より低い電圧で動作するし、より低い電圧で動作する。

第3図(c), (d)は第3の実施例の概念を示している。第3図(c)ではチップ内に定電圧発生回路LVDH, LVDL, LVDBLを設け、定電圧VDH, VDL, VDBLを発生させている。定電圧VDH, VDL, VDBLおよび VDBH(=VSS)はスイッチSP1, SP2, SN2, SN1を介し、センスアンプ駆動線 CSP、CSNに接続する。各々の電圧関係は、 VDH≧VDL>VDP (プリチャージ電圧) > VDBL≥VDBH (=接地電圧VSS)≥ VBB(基板電圧)である。この回路の動作は、 次の通りである。まず、データ線D, Dの電圧お よびセンスアンプ駆動線CSP,CSNの電圧を プリチャージ電圧VDPにする。次に、スイッチ SP1, SN1をオンし、センスアンプ駆動線 CSP&VDH, CSN&VDBH (VSS) K する。これによって、センスアンプを構成するト ランジスタのゲートとソース(ドレイン)間の低 圧をVDPより大きくできるため、センスアンプ が充分オンし、データ線D, DをVDL, VDB L程度に増幅できる。次に、スイッチSP1。 SN1をオフし、SP2, SN2をオンする。こ れによって、センスアンプ駆動線CSPがVDL、 CSNがVDBLになり、データ線D, Dを VDL, VDBLに固定できる。スイッチSP1, SN1をオフし、SP2, SN2をオンするタイ ミングは、データ線D,DがVDL,VDBL程

特開平2-246089(プ)

度になるときに設定する。これによって、データ 線DがVDL以上、データ線DがVDBL以下に なることを防止できる。VDH、VDLの値と外 部電源電圧VCCの関係は、どのような関係でも よい。(例えば、VDH=VCCでもVDL= VCCでもよい。) VDHの電圧は、VDLを昇 圧して発生させてもよい。基板電圧VBBは VDBHより小さくなくてもよい。(例えば、 VDBH (= VSS) = VBBでもよい。) 基板 電圧VBBは、メモリアレー部とセンスアンプ部、 あるいは、どちらか一方だけ印加し、その他の部 分は接地電圧でもよい。これは、基板の3重ウェ ル構造を用いれば実現できる。 基板の3重ウェル 構造については、特開昭62-119958に明 記されている。このように、本実施例によれば、 より低い電源電圧でも、速度性能を著しく損なう ことなく動作するメモリ回路を提供できる。また、 センスアンプに限らず、回路の用途に応じて使い わけることによって高速かつ低消費電力のLSI を提供できる。さらには、メモリに限らず、論理

LSIなどの他のLSIにおいても、より低い電 圧で動作するLSIを提供できる。

第3回(d)ではチップ内に定電圧発生回路 LVDH, LVDL, LVDBHを設け、定電圧 VDH, VDL, VDBHを発生させている。定 電圧VDH, VDL, VDBHおよびVDBL (=VSS) tx4y+SP1, SP2, SN1. SN2を介し、センスアンプ駆動線CSP, CSNに接続する。各々の電圧関係は、VDH≥ VDL>VDP(プリチャージ電圧)>VDBL ≥ V D B H (= 接地電圧 V S S) ≥ V B B (基板 電圧)である。この回路の動作は、次の通りであ る。まず、データ線D、Dの電圧およびセンスア ンプ駆動線CSP,CSNの電圧をプリチャージ 電圧VDPにする。次に、スイッチSP1。 SN1をオンし、センスアンプ駆動線CSPを VDH、CSNをVDBHにする。これによって、 センスアンプを構成するトランジスタのゲートと ソース (ドレイン) 間の電圧をVDPより大きく できるため、センスアンプが充分オンし、データ

線 D, Dを V D L, V D B L (V S S) 程度に増 幅できる。次に、スイッチSP1, SN1をオフ し、SP2,SN2をオンする。これによって、 センスアンプ鹿動線CSPがVDL、CSNが VDBL (VSS) になり、データ線D, Dを VDL, VDBL (VSS) に固定できる。スイ ッチSP1, SN1をオフし、SP2, SN2を オンするタイミングは、データ線 D, DがVDL, VDBL程度になるときに設定する。これによっ て、データ線DがVDL以上、データ線Dが VDBL以下になることを防止できる。VDH, VDLの値と外部電源電圧VCCの関係は、どの ような関係でもよい。(例えば、VDH=VCC でもVDL=VCCでもよい。) VDHの電圧は、 VDLを昇圧して発生させてもよい。基板電圧 VBBはVDBHより小さくなくてもよい。 (例 えば、VDBH=VBBでもよい。) 基板電圧 VBBは、メモリアレー部とセンスアンプ部、あ るいは、どちらか一方だけ印加し、その他の部分 は接地電圧でもよい。これは、基板の3重ウエル

第3図(e)は第3の実施例の具体的な回路構成の1例である。この回路は、第3図(d)のセンスアンプ駆動機のCSP側のみの場合を示している。従来のセンスアンプ駆動用トランジスタを各々2個並列に接続し(QP1、QP2、QN1、QN2)、PチャンネルMOSトランジスタQP1のドレインをVDH(例えば1.5V)、QP2のドレインをVDL(例えば1.5V)にしている。QP1、QP2の基板電位はVDHである。この回路の動作を第3図(f)の動作波形

特開平2-246089(8)

で説明する。ワード線W0の電圧をVSS(0V) から V D H (1.5 V) にすると、 着積容量 C S に替えられた情報がデータ線Dに読出される。次 に、P1PをVDH (1.5 V) からVSS (OV), PINEVSS (OV) からVDL (1.0 V) にすると、センスアンプ駆動用トラ ンジスタQP1, QN1がオンし、センスアンプ **駆動線CSPがHVC(0.5V)からVDH** (1.5 V) K, CSNがHVC (0.5 V) から VSS (0 V) に変化する。これによって、セン スアンプを構成するトランジスタQ3,Q4のゲ - トとソース (ドレイン) 間の電圧をVDL/2 +0.5 V程度にできるため、センスアンプが充 分オンし、データ線 D を V D L (1.0 V) 程度 に増幅できる。これによって、センスアンプを構 成するトランジスタQ1。Q2のゲートとソース (ドレイン) 間の電圧も大きくなり、データ線D をVSS(OV)に増幅できる。データ線Dの電 圧がVDL(1.0 V)を越えるあたりで、 P1P&VSS (0V) からVDH (1.5V)、

P2P&VDH (1.5V) からVSS (0V) にすると、センスアンプ駆動用トランジスタ QP1がオフ、QP2がオンし、センスアンプ駅 動線CSPがVDH (1.5 V) からVDL (1.0 V) になる。これによって、データ線D の電圧はVDL (1.0 V) で一定となる。この とき、P2NをVSS (OV) からVDL (1.0 V) にし、センスアンプ駆動用トランジ スタQN2をオンさせることによって、センスア ンプの増幅が充分に行なえるようにする。これ以 降のデータ線の動作は、従来と同様である。各端 子の電圧値は第3図(f)のとおりでなくてもよ く、センスアンプ駆動線CSPの電圧がデータ線 の充電電圧VDLより大きければよい。VDHの 電圧は、VDLを昇圧して発生させても、外部電 源を降圧して発生させてもよい。センスアンプ駆 動用トランジスタQP1, QP2, QN1, QN 2 は P チャネル M O S トランジスタでも、 N チャ ネルMOSトランジスタでも、パイポーラトラン ジスタでもよく、センスアンプ駆動線の電位が

CSP側でHVCからVDLおよびVDH、 CSN側でHVCからVSSになればよい。セン スアンプQ3、Q4の基板電位をセンスアンプ駆 動線CSPと同電位にするかセンスアンプQ1。 Q2の基板電位をセンスアンプ駆動線CSNと同 電位にすることにより、基板効果によるしきい値 電圧の上昇を防止できるため、センスアンプの動 作をさらに改善できる。センスアンプの基板電位 をセンスアンプ駆動線と同葉位にするには、基板 の3重ウエル構造を用いればよい。基板の3重ウ エル構造については、特開昭62-119958 に明記されている。センスアンプ (Q1,Q2, Q3,Q4)に、第1の実施例の低VthMOSト ランジスタを用いることにより、さらに低電圧で 動作させることができる。このように、本実施例 によれば、より低い電源電圧でも、速度性能を著 しく損なうことなく動作するメモリ回路を提供で きる。また、センスアンプに限らず、回路の用途 に応じて使いわけることによって高速かつ低消費 電力のLSIを提供できる。さらには、メモリに

限らず、論理LSIなどの他のLSIにおいても、 より低い電圧で動作するLSIを提供できる。

第3図(c)~(f) で述べた電圧関係は、これらに限るものではなく、低振幅で動作するMOS-FETのゲート/ソース間電圧を、動作中のある期間、しきい値電圧を十分に上回るようにすることにより同様の効果を得ることができる。

第4図は、本発明の第4の実施例である。第4図(a)は本実施例の回路構成である。この回路は、参照用データ線Dに接続される蓄積容量のプレート端子CSBを1度に駆動できるようにしている。プリチャージ回路(Q5・、Q6・、Q7・、Q5・、Q6・、Q7)に供給するプリチャージ電圧VDPは、第4図(d)あるいは(e)に示すような特性にする。この回路の動作を第4図(b)の動作を形で説明する。ワード線WOの電圧をVSS(0V)からVDH(1・5 V)にすると、蓄積容量CSに対ふられた情報がデータ線Dに読出される。**1 ** 読み出しの場合、CD/(CD+CS)

特開平2-246089 (9)

(VDL - VDP) = 0.25CD/(CD + CS)ポルト、"0" 読み出しの場合、CD/(CD+ $CS) \times (VDP - VSS) = 0.75CD/$ (CD+CS) ポルト、 (CDはデータ線容量) がデータ線に読出される。このとき、ダミーワー ド線DWOの電圧をVSS (OV) からVDH (1.5 V) にする。このとき、参照用データ線 Dの電圧はプリチャージ電圧VDP(0.75V) のままである。次に、参照用データ線につながる **装積容量CS'のプレートCSBの電圧をVDP** (0.75V) からHVC (0.5V) にする。こ れによって、参照用データ線電圧はCD/(CD $+CS) \times (VDP - HVC) = 0.25CD/$ (CD+CS) ポルト低下し、データ線D, Dの 信号電圧差は、"1"読み出し、"0"読み出し の場合とも、VDL/2×CD/(CD+CS) = 0.5 C D / (C D + C S) ポルトとなる。次 K, P1P&VDL (1.0V) からVSS (OV), P1N&VSS (OV) からVDL (1.0 V) にすると、センスアンプ駆動用トラ

ンジスタQP1, QN1がオンし、センスアンプ 駆動線CSPがVDP (0.75V) からVDL (1.0V) K, CSNがVDP (0.75V) か らVSS(0V)に変化する。これによって、セ ンスアンプを構成するトランジスタQ1,Q2の ゲートとソース (ドレイン) 間の電圧をVDP (0.75 Ⅴ) にできるため、センスアンプが充 分オンし、データ線 D を V S S (0 V) に増幅で きる。これによって、センスアンプを構成するト ランジスタQ3,Q4のゲートとソース (ドレイ ン) 間の電圧も大きくなり、データ線DをVDL (1.0V) に増幅できる。次に、P2Pを VDL (1.0 V) からVSS (0 V) に、 P 2 N & V S S (0 V) から V D L (1.0 V) にし、センスアンプ駆動用トランジスタQP2。 QN2をオンさせることによって、センスアンプ の増幅が充分に行なえるようにする。これ以降の データ線の動作は、従来と同様である。プレート CSBの電圧は、データ線をプリチャージする前 KHVC (0.5 V) からVDP (0.75 V) に

する。ダミーワード線DWOは、プリチャージ後 のデータ線電圧がVDP(0.75 V)に回復し たあたりで、VDH (1.5 V) からVSS (0V) にする。以上は、VDPの特性を第4図 (d)として説明した。VDPの特性が第4図 (e) でも同様の効果を得ることができる。各端 子の電圧関係は第4図 (b), (d), (e) のとお (第4図 (d)) あるいはVDP<VDL/2= H V C (第4図 (e)) であればよい。第4図 (d), (e) に示すようにVDLが高電圧になる と、VDL=1.5V以上でVDP=HVCとな る。この場合の動作は、第4図(b')に示すよ うに、従来と同じ動作になる。プレート電圧を駆 動する方法としては、特顧昭62-222317, 特顧昭63-148104がある。ダミーワード 線用のプレート電圧を高速で駆動するには、第4 図(c)に示すように、プレート駆動線の途中に ドライパQ20、Q21を設け、ダミーワード線 DWO, DW1を切り換え信号として用いるとよ

n. Q20, Q21, Q23, Q24, NAD1, NAD2は、メモリアレーの中に周期的に配置す る。図中のNAD1,NAD2は、メモリアレー の外に、まとめて配置してもよい。図中のQ20, Q 2 1 . Q 2 3 . Q 2 4 もメモリアレーの外に、 まとめて配置してもよい。 図中のNAD1, NAD2は、OR回路で構成したが、NOR回路 とインバータで構成してもよい。ダミーセルは、 どのような方式でもよく、ダミーワード線用のプ レート電圧を、従来通り一定電圧(VP)とし、 ダミーワード線DWOを、プリチャージ直後のデ - 夕線電圧がHVC (0.5 V) になったとき、 VDH (1.5V) からVSS (0V) にしても よい、あるいは、CSとQWOの間に書込み用の MOSトランジスタを設け、HVC(0.5 V) を書き込んでもよい。VDPの電圧は、VDLを 降圧して発生させても、HVCを昇圧(降圧)し て発生させてもよい。センスアンプ駆動用トラン ジスタQP1, QP2, QN1, QN2はPチャ ネルMOSトランジスタでも、NチャネルMOS

特開平2-246089 (10)

トランジスタでも、パイポーラトランジスタでも よく、センスアンプ駆動線の電位がCSP側で VDPからVDL、CSN側でVDPからVSS になればよい。センスアンプQ3,Q4の基板電 位をセンスアンプ駆動線CSPと同電位にするか センスアンプQ1,Q2の基板電位をセンスアン プ駆動線CSNと同電位にすることにより、基板 効果によるしきい値電圧の上昇を防止できるため、 センスアンプの動作をさらに改善できる。センス アンプの基板電位をセンスアンプ駆動線と同電位 にするには、基板の3重ウエル構造を用いればよ い。基板の3重ウエル構造については、特開昭 62-119958に明記されている。センスア ンプ駆動線CSPあるいはCSNとプリチャージ 用の配線を共用することによって、配線エリアを 増加することなくプリチャージ速度を速くするこ とができる。センスアンプ (Q1, Q2, Q3, Q4)に、第1の実施例の低VthMOSトランジ スタを用いることにより、さらに低電圧で動作さ せることができる。このように、本実施例によれ

ば、回路の動作扱幅を電源電圧に応じて変化させることにより、より低い電源電圧でも、速度性能を着しく損なうことなく動作するメモリ回路を発供できる。また、センスアンプに限らず、回回路の用途に応じて使いわけることによって高速の低消費電力のLSIを提供できる。さらには、おいて、論理LSIなどの他のLSIを提供できる。より低い電圧で動作するLSIを提供できる。

VDL (1.0 V) からVSS (0 V)、P1N をVSS (0V) からVDL (1.0V) にする と、センスアンプ駆動用トランジスタQP。QN がオンし、センスアンプ駆動線CSPがHVC (0.5 V) から V D L (1.0 V) に、C S N が HVC (0.5 V) からVSS (0 V) に変化す る。このとき、センスアンプを構成するトランジ スタQ1, Q2のゲートとソース (ドレイン) 間 の電圧は、VDL/2+0.2 V程度にできるた め、センスアンプが充分オンし、データ線Dを VSS(0V)に増幅できる。これによって、セ ンスアンプを構成するトランジスタQ3.Q4の ゲートとソース(ドレイン)間の電圧も大きくな り、データ線DをVDL(1.0 V)に増幅でき る。これ以降のデータ線の動作は、従来と同様で ある。ブースト娘子PCBの電圧は、データ線の プリチャージ前にVDL(1.0V)からVSS (OV) にする。各嫡子の電圧値は第5図(b) のとおりでなくてもよく、センスアンプ駆動時に、 データ線電圧とVSSの電位差がVDL/-2以上

あればよい。データ線D,Dの電圧がともに降下 するように、ブースト電圧を逆位相で印加しても よい。この場合も、センスアンプ駆動時に、デー タ線電圧とVDLの電位差がVDL/2以上あれ ばよい。ブースト線CBLとセンスアンプ駆動線 CSP(あるいはCSN)を共通にしてもよい。 センスアンプ駆動用トランジスタQP, Q·NはP チャネルMOSトランジスタでも、Nチャネル MOSトランジスタでも、パイポーラトランジス タでもよく、センスアンプ駆動線の電位がCSP 側でHVCからVDL、CSN側でHVCから VSSになればよい、センスアンプQ3、Q4の 基板電位をセンスアンプ駆動線CSPと同像位に するかセンスアンプQ1、Q2の基板銀位をセン スアンプ駆動線CSNと同電位にすることによっ て、基板効果によるしきい値電圧の上昇を防止で きるため、センスアンプの動作をさらに改善でき る。センスアンプの基板電位をセンスアンプ駆動 線と同電位にするには、基板の3重ウエル構造を 用いればよい。基板の3重ウエル構造については、

特朗平2-246089 (11)

第6図は、本発明の第6の実施例である。第6図(a)は本実施例の回路構成である。この回路は、第5図(a)のデータ線ブースト容量CBをセンスアンプを構成するトランジスタQ1、Q2のゲートに付加し、更にそれらのゲートとCBをQA、QBによりデータ線から分離できるようにしている。この回路の動作を第6図(b)の動作波形で説明する。前述のように、ワード線WOが

子PCBの電圧をVSSからVDLにするとQ1、 Q2のゲート電圧はともに上昇し、VDL/2+ 0.2以上になる。このため、Q1、Q2が充分 にオンし、データ線を高速にVSSにまで増幅す る。更に、これによってQ3のゲート、ソース間 電圧も大きくなり、データ線を高速にVDLまで 増幅できる。これ以降のデータ線及びブースト端 子PCBの動作は第5の実施例と同様である。 尚、 CGAのプリチャージは、センスアンプ駆動トラ ンジスタQNがオンしている期間にQPC2を介 して行う。プリチャージ電圧は、VDL(1.0 V) である。これにより、CSNをプリチャージ するときにCPCとの容量結合によりCGAは、 ほぼVDHまで昇圧される。このように、本実施 例によれば、より低い電源電圧でも、速度性能を 著しく損なうことなく動作するメモリ回路を提供 できる。また、センスアンプに限らず、回路の用 途に応じて使いわけることによって高速かつ低消 **発電力のLSIを提供できる。さらには、メモリ** に限らず、論理LSIなどの他のLSIにおいて

高電位になるとCSにより情報がデータ線Dに説 みだされる。この時、第6図(a)のQA、QB のゲート電圧CGAはワード線とほぼ同じ電位 VDHに保たれている。そのため、データ線Dの 情報はQAを介してQ1のゲートにも伝達される。 なお、上記電圧CGAは、プリチャージ時にQA、 QBが充分にオンするような値であればよい。ま た、同様にQ2のゲートにはDの参照電位が伝達 される。次にセンスアンプ駆動用トランジスタ QP、QNをオンし、センスアンプ駆動線CSP をHVC(0.5 V)からVDC(1.0 V)に、 CSNをHVCからVSS (OV) に変化させる。 この時、QA、QBのゲート電圧CGAはCSN との間に入れられた容量CPCによりVDLの包 位にまで引き下げられるので、QA、QBは高抵 抗状態となりデータ線D、DとQ1、Q2のゲー トは電気的に分離される。これによって、ブース ト容量CBはQ1、Q2のゲートのみを昇圧する ことになるので第5の実施例より小さな容量でも 充分なゲート電圧が得られる。次に、ブースト始

も、より低い電圧で動作するLSIを提供できる。 第7回は、本発明の第7の実施例である。第7 図(a)は、本実施例の回路構成である。この回 路のセンスアンプは、データ線と容量CCで結合 されたQ12~Q15からなるセンスアンプと従 来のQ1~Q4からなるセンスアンプの2段で構 成されている。このうち、前者は従来のVDL (1.0 V) よりも高い電圧 V D H (1.5 V) で 動作する。CHP、CHNがその共通駆動線であ る。この回路の動作を第7図(b)の動作波形で 説明する。前述のように、ワード線W0が富電位 になるとCSより情報がデータ線Dに読みだされ る。このデータ線電位の変化は結合容量CCによ りQ12~Q15からなるセンスアンプへ伝達さ れる。次に、CHPをVPH(0.75V)から VDH (1.5 V) K, CHN&VPH (0.75 V)からVSSに変化させるとQ12~Q15か らなるセンスアンプが、データ線の信号に応じて 増幅を開始する。この時、Q12~Q15のゲー ト、ソース間電圧は、プリチャージ電圧である

特開平2-246089 (12)

0.75 Vが印加されるが、この電圧はMOSト ランジスタのしきい電圧の 0.6 Vよりも充分に 高くまた、センスアンプの出力に付く容量は、デ ータ線の1/10程度(ゲートとCCの容量のみ) なのでセンスアンプは、高速に増幅を行うことが できる。そして、その出力電圧は、VSS(OV) とVDH (1.5 V) になる。次に、CSP、C SNを従来と同様にVDLとVSSとすれば、 Q1~Q4からなるセンスアンプの入力端は、 Q12~Q15からなるセンスアンプの出力嬉に 接続されているから、それらのゲート、ソース間 電圧はNMOSのQ2が1.5V、PMOSの Q3が-1.0 Vとしきい電圧よりも充分に高く なる。従って、高速にデータ線を充放電できる。 本実施例のデータ線電圧振幅の最小値は原理的に は、PMOS(Q3、Q4)のゲート、ソース間 電圧の最大値がそのしきい値に等しくなる 0.6 Vである。従って、動作速度を考慮すると、実用 的な電圧は約0.8 Vとなる。尚、本実施例によ ればCHNの低レベルを負にすることも可能であ

るから、PMOSのゲート、ソース間電圧を更に 大きくすることができ、更に低い電圧でも動作が 可能となる。例えば、CHNの低レベルを -0.5 Vとすれば、正常動作可能なゲート、ソ ース間電圧を0.8 Vとして、データ線電圧振幅 は0.3 ∨まで可能となる。これは、センスアン プトランジスタのしきい電圧より小さい。プリチ ャージ時は、第1の実施例などと同様に信号PC により、データ線をショート、プリチャージする が、本実施例では、それらと共にQ12~Q15 からなるセンスアンプの出力端のショート、プリ チャージも行う。Q16、Q17、Q18がその ためのトランジスタである。このプリチャージ電 **圧は、VDH(1.5V)の半分の0.75Vであ** る。従って、プリチャージ信号PCの提幅は 1.35 V以上とすれば良い。以上のように、本 実施例ではデータ線の電圧振幅がデータ線を駆動 するセンスアンプトランジスタのしきい電圧より 小さくても起動時のゲート、ソース間電圧をしき い電圧より充分高くすることができるので、高速

化、低消費電力化を図ることができる。従って、 本実施例によれば、より低い電源電圧でも、速度 性能を著しく損なうことなく動作するメモリ回路 を提供できる。また、本発明の本質は、大きな負 荷容量の信号線(ここではデータ線)の電圧振幅 .を下げ、その信号線の駆動回路を構成する素子の 動作しきい値電圧を十分越える大きな電圧振幅で 駆動回路を駆動することにある。 したがって、セ ンスアンプに限らず、回路の用途に応じて使いわ けることによって高速かつ低消費電力のLSIを 提供できる。さらには、メモリに限らず、論理 LSIなどの他のLSIにおいても、より低い電 圧でも高速に動作するLSIを提供できる。また、 大/小の電圧振幅と、しきい値電圧の組合せを最 適化することにより、より高速かつ低消費電力の LSIを提供できる。例えば、第7図(a)にお いて、Q1~Q4の一部をディプレッション型の MOS-FETにしてさらに高速化することもで きる.

第8図は、本発明の第8の実施例である。第8

図(a)は、本実施例の回路構成の概略である。 この回路は、センスアンプトランジスタの基板電 EVBBを制御してそのしきい電圧を動作に最適 な値にするものである。このため、しきい電圧モ ニタ用のMOSトランジスタと基準電圧VR発生 回路、比較回路COMP、基板電圧VBB発生回 路から構成されている。その動作を第8図(b) を用いて説明する。MOSトランジスタは、基板 電圧VBBを変化させることにより、そのしきい 電圧が変化する。例えば、NMOSの場合は、第 8図(b)に示すようにVBBを負の方向に大き くするとしきい電圧は大きくなる。また、逆に小 さくすると小さくなる。センスアンプを低電圧 (1.0 V程度)で動作させるには、前述のよう にしきい電圧を小さくすれば高速に動作する。そ こで、本実施例では、第8図(a)に示すように、 MOSトランジスタをダイオード接続し定電流で 駆動することにより、そのしきい電圧をモニタし、 それを基準電圧VRと比較回路COMPで比較し、 その出力でVBB発生回路の出力電圧を制御し、

特開平2-246089 (13)

モニタ用MOSトランジスタのしきい電圧がVR と等しくなるようにしている。このようにするこ とにより、例えばMOSトランジスタのしきい電 圧が製造ばらつきにより、第8図(b)のa点で 示す最適値より高いb点の電圧となってもVBB をVB1まで下げることによりd点ヘシフトさせ VRと等しくすることができる。また、低くなっ た場合(同図c点)には、VBBをVB2に上げ ることによりe点ヘシフトさせ、やはりVRと等 しくすることができる。従って、本実施例によれ ば製造ばらつきに対して安定なセンスアンプを実 現できる。また、VRを動作時には標準値(a点) より低く(f点)待機時には高く(g点)するこ とにより動作の高速化と特機時の低消費電力化の 両立ができる。またさらに、PMOSのウエルに「 も同様な回路を付加し、VRを、動作時には NMOSなら負、PMOSなら正とすることによ りトランジスタのしきい電圧をデプレッション型 に、待機時には逆に正、負とし両者とも通常のエ ンハンスメント型にすることにより、いっそうの

高速化と低電圧振幅化ができる。尚、動作のサイ クルが短く基板電圧を高速に変化させる必要が有 るときには、前述の三貫ウエル構造を用いセンス アンプ部の基板を分離すれば良い。これにより、 VBB発生回路も低電力化が可能となる。第8図 (c)は、第8図(a)を具体化したものである。 QB1、QB2は、モニタ用MOSトランジスタ、 QB3~QB8は比較回路、OSCはVBB発生 回路の発掘回路、INV1、INV2、C2、 C3、QB9~QB12は、VBB発生回路であ る。ここで、モニタ用MOSトランジスタを2段 接続したのは、比較回路の最適パイアスを得るた めである。これにともなって、VRは目標とする しきい電圧の2倍とする必要がある。尚、このモ ニタ用トランジスタの段数は、2段とは限らず比 較回路への入力電圧が最適となる段数にすれば良 い。また、基板電圧発生回路の整流回路(C2、 C3、QB9~QB12)は、本実施例ではしき い電圧の制御範囲を大きくするため倍電圧を発生 するようにしているが、これは、センスアンプの

動作電圧や基板電圧に対するしきい電圧の変化率 に応じて変更しても差し支えない。以上のように、 本実施例によれば、センスアンプのしきい電圧を、 製造ばらつきによらず一定にでき、また動作時と 待機時でその値を変更できるので、低電圧、高速、 低消費電力のDRAMを実現できる。従って、本 実施例によれば、より低い電源電圧でも、速度性 能を著しく損なうことなく動作するメモリ回路を 提供できる。また、センスアンプに限らず、回路 の用途に応じて使いわけることによって高速かつ 低消費電力のLSIを提供できる。さらには、メ モリに限らず、論理LSIなどの他のLSIにお いても、より低い促圧で動作するLSIを提供で きる。なお、本発明は、峩子の動作しきい値電圧 を検出する手段と、その検出出力で、しきい値電 圧を回路動作に最適な値になるように制御するこ とにあり、上述した回路方式に限るものではない。 以上、本発明はDRAMを例に説明したが、ダ イナミック、スタティックなどのランダムアクセ

スメモリ(RAM)、あるいはリードオンリーメ

モリ(ROM)、さらにはマイクロコンピュータのようなロジックLSIなどの、いずれの形式のLSIに適用してもよい。また、その構成素子は、バイポーラ型トランジスタ、MOS型トランジスタ、これらの素子の組合せ、あるいはSi以外の材料を用いた、例えば、GaAs型のトランジスタなどのいずれでもよい。

【発明の効果】

以上説明したように、本実施例によれば、より低い電源電圧でも、速度性能を著しく損なうことなく動作するメモリ回路を提供でき、電池パックアップ用メモリや電池動作用メモリとして用いることができる。また、センスアンプに限らず、回路の用途に応じて使いわけることによって高速かつ低消費電力のLSIを提供できる。さらには、メモリに限らず、論理LSIなどの他のLSIにおいても、より低い電圧で動作するLSIを提供できる。

4. 図面の簡単な説明

第1図は本発明の第1の実施例の回路構成と動

才2四日(继来n技体) 在示了四

作波形とその効果、第3図は本発明の第2の実施例の回路構成と動作波形および第3の実施例の概念と回路構成と動作波形、第4図は本発明の第4の実施例の回路構成と動作波形、第5図は本発明の第5の実施例の回路構成と動作波形、第6図は本発明の第6の実施例の回路構成と動作波形、第7図は本発明の第7の実施例の回路構成と動作波形、第8図は本発明の第8の実施例の概念と効果および具体的な回路構成である。


符号の説明


Q1,Q2,Q3,Q4,Q1',Q2',Q3',Q4',Q12,Q13,Q14,Q15
…センスアンプ、Q5,Q6,Q7,Q5',Q6',Q7',Q16,Q17,Q18…プリチャージ回路、Q8,Q9…Yゲート、VP…プレート電圧端子、CS…書積容量、Q10,Q11
…メモリセルのスイッチ用トランジスタ、PC…プリチャージ間号入力端子、VDP…プリチャージ電圧、HVC…VDD/2電圧端子、VDL…データ線充電電圧端子、QP,QN,QP1,


DO WE ST TO ST TO THE WORLD WAR DOOL WAS DOOL WA

特開平2-246089 (14)


QP2,QN1,QN2…センスアンプ駆動用トランジスタ、VSS…接地電圧、AMP…メインアンプ、DIB…Dinパッファー、Dout…情報出力端子、Din…情報入力端子、W/R…情報入出力切り換え端子。










特開平2-246089 (15)













特開平2-246089 (16)










特開平2-246089 (17)













特開平2-246089 (18)


第 4 図(c)
















特開平2-246089 (19)















時間

特開平2-246089 (20)



第1頁の続き								
個発	明	者	中	込	儀	延	東京都国分寺市東恋ケ窪1丁目280番地	株式会社日立製
							作所中央研究所內 :	
⑩発	明	者	Ш	尻	良	樹	東京都国分寺市東恋ケ窪1丁目280番地	株式会社日立製
							作所中央研究所内	•
⑩発	明	者	伊	藤	清	男	東京都国分寺市東恋ケ窪1丁目280番地	株式会社日立製
					-		作所中央研究所内	

特開平2-246089 (21)

手 統 補 正 書 (自発)

1 8 2 1 平成 年 月 日

特許庁長官 殿

事件の表示

平成 1 年 特 許 顧 第 66175号

発明の名称 半導体集積回路

補正をする者

事件との関係 特許出願人

名称 (510) 株式会社 日 立 製 作 所

代 理 人

居 所〒100

東京都千代田区丸の内一丁目5番1号株式会社 日 立 製 作 所 内電 話 東 京 212-1111(大代表)

氏名 (6850) 弁理士 小 川 勝 男

補正の対象

明細書の「図面の簡単な説明」の個 および明細書に添付した図面。



以上

第4図(b)、(f)は本発明の第4の実 施例の動作波形を示す図、第4図(c)は 本発明の第4の実施例に応用する割の回路 構成を示す図、第4図(d), (e)は本 発明の第4の実施例の効果を示す図、第5 図(a)は本発明の第5の実施例の回路構 成を示す図、第5図(b)は本発明の第5 の実施例の動作波形を示す図、第6図(a) は本発明の第6の実施例の回路構成を示す 図、第6図(b)は本発明の第6の実施例 の動作波形を示す図、第7図 (a), (b) は本発明の第7の実施例の回路構成と動作 波形を示す図、第8図(a),(b)は本 発明の第8の実施例の概念と効果を示す図、 第8回(c)は本発明の第8の実施例の具 体的な回路構成を示す図である。」と訂正 する.

2. 明細費に添付した図面の図番を別紙のとうり(第1図(a')を(e)と、第1図(a'')を(f)と、第3図(c'')を(g)と、第3図(d'')を(h)と、

補正の内容

1. 明細書の図面の簡単な説明の顔を

「第1図(a) は本発明の第1の実施例の 回路構成を示す図、第1図(b)は本発明 の第1の実施例の効果を示す図、第1図 (c),(d)は本発明の第1の実施例の トランジスタと従来のトランジスタの特性 を示す図、第1図(e),(f)は本発明 の第1の実施例と従来の動作波形を示す図、 第2図(a)は従来の回路構成を示す図、 第2図(b), (c)は従来の動作波形を 示す図、第3図(a)は本発明の第2の実 施例の回路構成を示す図、第3図(b)は 本発明の第2の実施例の動作波形を示す図、 第3回(c), (g)は第3の実施例の概 念と動作波形示す図、第3図(d), (h) は第3の実施例の別の概念と動作波形を示 す図、第3図(e)は第3の実施例の回路 構成を示す図、第3図(f)は第3の実施 例の動作波形を示す図、第4図(a)は本 発明の第4の実施例の回路構成を示す図、

第4図(b')を(f)と) 訂正する。

特開平2-246089 (22)

邓 3 図(c)

